AD7511 пишут — analog switch

точно циферки не попутаны?

Адв

Што вы как дети 😁

да нам вощем-то пофиг, такто.
итак, на адв7511 выдаются сигналы вга в виде hsync vsync de r[7:0] g[7:0] b[7:0]

значит чтоб лвдс-матрицу подключить достаточно собрать всё это в 1 лвдс-фрейм об 7 битовых интервалах, примерно как тут описано https://www.tu-chemnitz.de/informatik/RA/news/stack/kompendium/vortraege_99/peripherie/standards/lvds/openldi.pdf

если 6битовая матрица то 4 лвдс-пары, если 8битная то 5

Все расслабься, решили вопрос уже

далее делается сердес лвдсный, которому на вход даётся пикселклок и эти данные, правильно расставленные, а на выходе из него эти 4 или 5 лвдс-пар

Он вообще из другой оперы окащался

как там выше писали — умейте правильно задать вопрос? :)

Это верно на две сотки проуентов

Привет! А кто-нибудь использвал на Альтере HPS LOAN IO в режиме inout? Там никаких особых хитростей нет?

Всем привет, делаю многоканальный генератор сигналов произвольной формы, имеется плата для отладки de0 nano soc, со стороны fpga уже сделал ROM память которая инициализируеться при синтезе и выдает на r2r ЦАП значения сигналов (r2r ЦАП нужно будет заменить цапом с SPI, так как нужно 8 каналов и что бы работали паралельно) , со стороны HPS поднял Линукс по статье Дениса с хабра ARM+FPGA, в итоге хочу что бы Линукс парсил .csv файл с значениями сигналов и закидывал в память fpga , как правильно написать конечный автомат  и как правильно работать с on chip памятью в fpga?

в cyclone * handbook есть про то как память в фпга работает
целый раздел

что там в фпга с проца торчит? ahb? с нее чтоб в память записать ничего особо и не нужно

Господа, мне тут сказали что в PCIe example  под Xilinx Zynq 7000, в Вивадо поставил IP COre откомпилил и она работала, типа без всего без подключения логики верхнего уровня и всё такое и без разводки ножек, это возможно такое ?

есть axi-bram ip-блок

что есть логика верхнего уровня? разводка ножек могла быть в файлах PCIe example

Логика верхнего уровня - то что управляет IP