Ну и правильно

Только вот не-q=q, что дичь

не бля, 1-1 никак не получается

ето запрещенное состояние для SR

часто R приоритетным назначают, если там 1, то неебет, Q=0, nQ=1

Вот да

Приоритет, вот что я имел ввиду

А как это Q=0, nQ=1?

R берет второй сигнал с выхода S, там в этом время будет находится 0, ну в теории

И у нас получается 1 || 0 = 0

на этом месте теория расходится с практикой, и лепят как удобней

На S во время подачи на R =1, что? 1,0,ничего?
На S сигнал уже есть, или приходит после R?

Ну как думал я
Что каким то образом сигнал сначала появится на R, затем сразу на S, но так как сигнал R был первым, то nQ будет 0, а Q = 1.
Но так как опустив страницу ниже и увидев что такой статус запрещен, я понимаю что смысла расхлебывать нет, просто стало интересно что именно запрещено, ну мы же можем прототип сделать*?
Мы можем по сути собрать прототип, одновременно подкинуть на S и R сигналы, то в теории будет вот что, Q = 0, nQ = 0

вот ттл

Блин я до транзисторов еще не дошел, я как бы по ним только видео смотрел, эммитер база коллектор - только это помню, что тут изображено помимо резисторов - не епу, извиняюсь, но в книге будет про это дальше, собственно к этому и идет подвод.

А где SET?

Это вообще вроде судя по переводу какая-то анимация, я щас погуглю проще

Там, где не Reset