Позволю себе спиздануть пример из жизни про DDR-3/4 память. Когда граждане начитаются рекомендаций как это надо делать, но суть того же выравнивания они понимают не до конца. В итоге рождаются фантастические требования подгонки длин до 0.1 миллиметра абсолютно везде, запрещения свапинга внутри DQ группы и запрета на использование VIA и перехода со слоя на слой. Причём граждане реально при этом рассуждают о влиянии VIA на распространение сигнала, требуют плату делать не на FR-4, а на Rogers-е ну и всё в таком духе. Особой пикантности добавляет то, что это не на материнской плате с CPU, где память хотя бы работает на 1666 МГц, а на Cyclone-V, где аппаратный контроллер край в 550 Мгц умеет и не DIMM-планка, а всего один корпус памяти в 5 миллиметрах от FPGA. Вишенкой на торте является то, что в итоге плата не работает. Ну потому как в контроллер памяти банально вбиты неправильные времянки. Но виноваты в этом конструктора, которые запороли всю печать.