RY
До компа доберусь и посмотрю как в схематике сделать
Size: a a a
2018 March 27
ΔΒ
ньюкамерам не довелось в детстве попаять схемки на к155ла3 :)
RY
Потому что мне пока Си хватает. Серьёзно, дайте сначала кубики порасставлять, hdl успеется.
попробуй так
RY
но это не точно
RY
пкм -> Properties->instance name
RY
например
inst[0..3]
RY
будет 4 компонента
RY
надеюсь)
M
Хм, а если мне их соединить при этом еще нужно? Между собой, т.е. Carry Out -> Carry In следующего блока в массиве
RY
провод называешь так же
RY
на картинке видно
RY
несоединенные провода с одинаковым именем считаются соединенными
RY
от шины (жирная линия) можно ответвлять провода (тонкая линия)
RY
насколько я помню
M
Ладно, посмотрим, спс
M
Я правильно понимаю, что именование проводников в соответствии с именем шины достаточно для их связывания?
2018 March 28
M
Окей, vhdl или верилог? Последний нравится компактностью, но у первого на вид попроще с типизацией.
КП
Верилог
RY
Окей, vhdl или верилог? Последний нравится компактностью, но у первого на вид попроще с типизацией.
SystemVerilog