S
volatile int x;на Asm получилось:
void Foo() {
++x;
}
push ebpнету тут LOCK для atomic семантики
mov ebp, esp
; Line 4
mov eax, DWORD PTR ?x@@3HC ; x
add eax, 1
mov DWORD PTR ?x@@3HC, eax ; x
; Line 5
pop ebp
ret 0
Size: a a a
2020 June 22
m
ну вот я только что проверил:
У atomic'ов тоже нет lock: https://godbolt.org/z/pX_tVv
S
У atomic'ов тоже нет lock: https://godbolt.org/z/pX_tVv
да, потому что atomic требует вызова определенных функций, которые компилятор умеет встраивать
Сишный ++ к ним не отностися
Сишный ++ к ним не отностися
VS
У atomic'ов тоже нет lock: https://godbolt.org/z/pX_tVv
я был бы аккуратен с х86 на вашем месте
там есть некоторые гарантии насчет атомарных операций на уровне архитектуры
там есть некоторые гарантии насчет атомарных операций на уровне архитектуры
ПК
ага, но это не atomic
Изначально я говорил именно про "msvc до сих пор какие то барьеры вставляет", имел ввиду именно хардварные
VS
я был бы аккуратен с х86 на вашем месте
там есть некоторые гарантии насчет атомарных операций на уровне архитектуры
там есть некоторые гарантии насчет атомарных операций на уровне архитектуры
в отличие от, скажем, арм
OS
volatile предполагает что компилятор не выбросит чтения и запись в переменную а так же не будет делать реордеринг инструкций вокруг volatile: все что пишется-читается до volatile не может быть перенесено в часть кода после volatile.
S
Изначально я говорил именно про "msvc до сих пор какие то барьеры вставляет", имел ввиду именно хардварные
если они хардварные - то msvc не при чем
ПК
если они хардварные - то msvc не при чем
msvc их вставляет, всмысле не причем?
AN
volatile часто путают почему-то с потокобезопасным чем-то
OS
но есть еще реордеринг в cpu, поэтому часто нужно писать еще хардварным memory fencce
m
volatile часто путают почему-то с потокобезопасным чем-то
Это ms specific расширение.
S
msvc их вставляет, всмысле не причем?
на x86 баръеры хардварные и самые строгие, поэтому не нужны дополнительные иструкция от компилятора
AN
Но это не так и это вообще странная штука, я даже не знаю когда оно применимо кроме embedded опять же
ПК
на x86 баръеры хардварные и самые строгие, поэтому не нужны дополнительные иструкция от компилятора
Ну вот на ARM он вставляет доп. инструкции для процессора, хотя не должен
OS
на x86 баръеры хардварные и самые строгие, поэтому не нужны дополнительные иструкция от компилятора
это не совсем так. есть еще протокол когерентности кеша, и если у тебя нет mfence инструкции то некоторый код может поломаться из-за out-of-order выполнения на CPU
S
Ну вот на ARM он вставляет доп. инструкции для процессора, хотя не должен
скорее всего сделали чтобы переносился код который работал на x86
AN
Это ms specific расширение.
Я так и понял. У них таких приколов много нестандартных