DF
А объективные причины
Size: a a a
2020 June 04
G
и язык тоже
DO
А что это за чувак такой странный milrope?..
DF
Блин если тебе мешает Раст то напиши дсл на хаскеле для генерации раста
DF
Или на идрисе
DF
Вон же верилог людям не мешает
G
тогда это будет не раст 🤷♀️ о чем я и говорю
DF
Они не жалуются что там нет дженериков и тотальности
DO
О, кстати, а кто-нить может объяснить как из этого Verilog'а получаются электрические схемы?...
DF
Да
DO
А то я видел только что оно потом в fpga загружается. А как делаются реальные микросхемы на нём?..
r
Любой язык мешает. В конечном итоге нужно, только чтобы что-то делалось. А тут ещё языки какие-то и армии программистов.
DF
А то я видел только что оно потом в fpga загружается. А как делаются реальные микросхемы на нём?..
У тебя язык программирования имеет базовые конструкции
DF
Им соответствуют элементы комбинационной схемы
DF
Это если про синтез прям
DF
Если для фпга то через теневое озу
DF
Таблицы функций
DO
всякие вот эти not xor nand гейты?
DF
На них построены да
DO
он типа netlist выдаёт на выходе?