Спасибо

Ребят, есть ASRock J5005-ITX и ASRock J4050-ITX, полностью идентичные по разводке и комплектующим, просто вторая с рефрешенным процем.
Есть PSU для этих MiniITX, и вот в первой оно всё заводится и работает, а во второй дросели циклически раз в 300-400 мс пытаются завестись и на этом всё, напряжение с 12В на молексах валится тут же до 4 и так циклично.
Может у кого есть мысли в чём дело?

Осциллографа под рукой нет, напряжения все в норме и другая материнка стартует с тем же набором объвязки.
Есть ещё "эталонный" PSU от одного корпуса, он работает на обеих платах.

Напомню что в даташитах и аппнотах пиздят почти всегда, а еще их пишут индусы которые "бля, вроде все ставят 10+0.1, и мы въебем"

Ну а альтернатива этому какая?

ща

это все верно, но тоже ща)

с 22стр- внимание на номиналы банок используемых
https://www.xilinx.com/support/documentation/user_guides/ug583-ultrascale-pcb-design.pdf

стр 19(толерансы), 20(step load), 23(банки) ну и секция 5.3 с еба цифрами
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/an/an910.pdf

ну и коронное их:
"In the post-layout phase, it is recommended to do the IR drop and
transient (time domain) PDN analysis for PCB only. This means, unconventionally, we
do not recommend impedance target and frequency target analysis (frequency domain
simulation) for the Intel Agilex device."

я не буду говорить чем закончатся поиски 0.1мкф там и тем более их применение😂но вот соответственно контрпример: https://habr.com/ru/post/584868/

почему никто не интересуются где же ебаные конденсаторы на субстрате?

и что испытали люди, которые на отладке (судя по их отзывам) смогли так сказать использовать потенциал источника питания на ядро, который 50А- вместо ~25А даташитных😂

тема не совсем то чем кажется на первый взгляд, все сильно недооценено)

тут как и принято в таких делах "все хайли лайкли", утверждать и тем более разоблачать не имею желания😁

Ога.
Это особый вид спортивной дисциплины, в ней, кстати, @maxbrsv весьма силен 😁

Стоит отметить, что осознание этого принципа помимо прочего ещё хорошо тем, что позволяет проектировать относительно сложные девайсы в виде плат с односторонним монтажом (преимуществ - не счесть).

Да и нет.
Можете, но толку не будет от слова совсем, поскольку в PDN анализе переменных сильно больше, чем номиналы компонентов.

я не редко видел процы на таком же субстрате из без капов, вот к примеру Intel Atom 330 CPU
может там как то емкость в слоях сделана в субстрате или на самом кристалле?

Тут все верно сказано.

Если всё-таки хочется иметь простейший rule of thumb для мелких процов, то наименьшее зло будет от такой формулировки: decoupling кап должен иметь максимальную ёмкость в доступном форм-факторе с учётом всех прочих технических моментов (напряжение, цена, тип диэлектрика).

Поставьте x7r 0603 2.2uf-4.7uf на каждую ногу.
Уберите биды.
Поставьте один 22-100uf тантал на линию питания.

У стм32 через куб можно микроамперы миллиамперы по отдельным перифериям смотреть

Соотв рассчитать

По PDN: никаких соплей в трассировке питания, полигональная разводка, желателен полноценный gnd полигон (благо сейчас четырехслойные платы дешёвые).