Ну и шлейф в экране из ленты я видел. Так же

И с плоским ферритом, что тоже результаты быстрых исправлений косяков от эмс

Короче много там всякого гэ, эт да, но в данном конкретном случае будет работать, но если нужна гарантия работоспособности то лучше восстановить работу

Потратив много лет в лаборатории испытывая железки, часть узлов которые я разрабатывал я вообще не верю что b2c девайсы в пластиковых корпусах хоть на что-то тестируют))

Либо я до сих пор мудило, раз даже внутри алюминиевого гробика не могу добиться чтоб оно устойчиво работало с первой попытки

Да я так-то не против выравнивания в ноль, если что. Но во всём же здравый смысл должен быть. Вот ставят, например, 4 корпуса памяти (обычной, советской, асинхронной). Каждый корпус размерами где-то так эдак 20х20 мм. Длина платы 100 мм. И выдают требование - сигнал от процессора до всех памятей должен быть выровнен с точностью 0.1 мм. Ну и вот одна память стоит совсем рядом с процессором, а вторая находится на удалении 100 мм. Вот куда эти петли на плате делать? А потом выясняется, что у памяти время clock_to_output 10 нс (память асинхронная, ага) и что выравнивание как таковое там в принципе смысла не имеет на этих временах и длинах.

А вообще с моей колокольни это выглядит примерно так. С одной стороны есть классика учебников типа Howard Johnson - Martin Graham. Их можно читать вечно и каждый раз для себя что-то новое открывать. С другой стороны есть десяток общих правил-рекомендаций от производителя что и как делать (для DDR, PCIe, SATA и USB - это по факту самые ходовые интерфейсы. Остальное уже не так часто встречается). В принципе они вытекают из фундаментального чтива. Можно осознавать, можно просто следовать. Лучше, конечно, осознавать. Что бы понимать где оно вот прямо надо-надо, а где можно и подзабить. А с третьей стороны есть ещё, мать их, сроки изготовления поделки. И если начать упарываться симулятором и симулировать вообще всё, то хрен чего успеешь когда. Поэтому постоянно пытаешься некую середину для себя найти между тем, как правильно. И тем, что бы вообще хоть что-то сделать.

так проблема с общими правилами-то

Вот к примеру рекомендация по USB

Эммм... А поконкретней? Я может не знаю чего? Вот, например, AppNote от TI.

Там вот сразу на ум приходит выравнивание внутри пары/между парами, соблюдение волновых и терминации линии ну и в ВЧ выше ГГц - там уже надо бы затухания считать. А что ещё?

я вам тоже таких накидать могу.
попробуйте обосновать все эти цифирки

А, ну ещё опорный слой блюсти, выравнивание делать Saw-tooth ну и если шину передавать - то смотреть как оно через VIA всё лезет.

Циферки оттуда и почему оно так, а не иначе?

А потом оказывается что важны не только эти правила из фундаментального чтива , но и границы их применимости

Мне накидайте ) в лс

Граничные условия есть везде )

Вот например рекомендация по layout

Отсюда
https://resources.altium.com/p/gigabit-ethernet-101-basics-implementation

Дык я же только за! Когда применяешь правила для ВЧ к UART - это фу.