u
Но всё работает, если с отладчиком выполнить инструкцию записи в ccr третьего канала в режиме пошаговой
Size: a a a
2020 May 20
2020 May 21
СС
uis
Но всё работает, если с отладчиком выполнить инструкцию записи в ccr третьего канала в режиме пошаговой
Код не читал.
Входной массив в который вы пишите имеет атрибут волотейл?
Входной массив в который вы пишите имеет атрибут волотейл?
СС
И второе, а на линиях что-то есть? Может и на них пусто
E
uis
Отправка работает всегда
я делал отправку на F4 SPI+DMA на регистре
u
И второе, а на линиях что-то есть? Может и на них пусто
Есть. Другим способом работает. Лог. анализатором тоже.
u
Код не читал.
Входной массив в который вы пишите имеет атрибут волотейл?
Входной массив в который вы пишите имеет атрибут волотейл?
Смысл в нём?
u
uis
Но всё работает, если с отладчиком выполнить инструкцию записи в ccr третьего канала в режиме пошаговой
Если вот
T
uis
Но всё работает, если с отладчиком выполнить инструкцию записи в ccr третьего канала в режиме пошаговой
там вроде было написано в RM: включать один канал dma, потом SPI, потом второй канал DMA
u
там вроде было написано в RM: включать один канал dma, потом SPI, потом второй канал DMA
???
u
После каждой транзакции переинициализировать SPI?
u
Это просто смешно
u
uis
Это просто смешно
Да, такого там нет
T
вот я о чем: RM0091 стр 769-770
1. Enable DMA Rx buffer in the RXDMAEN bit in the SPI_CR2 register, if DMA Rx is
used.
2. Enable DMA streams for Tx and Rx in DMA registers, if the streams are used.
3. Enable DMA Tx buffer in the TXDMAEN bit in the SPI_CR2 register, if DMA Tx is used.
4. Enable the SPI by setting the SPE bit.
1. Enable DMA Rx buffer in the RXDMAEN bit in the SPI_CR2 register, if DMA Rx is
used.
2. Enable DMA streams for Tx and Rx in DMA registers, if the streams are used.
3. Enable DMA Tx buffer in the TXDMAEN bit in the SPI_CR2 register, if DMA Tx is used.
4. Enable the SPI by setting the SPE bit.
D
uis
После каждой транзакции переинициализировать SPI?
Нет, просто порядок инициализации
T
uis
attribute((interrupt("IRQ"))) void DMA1_Channel2_3_IRQHandler(){
SCB->SCR=0;
DMA1->IFCR=DMA_IFCR_CTCIF2;
DMA1_Channel3->CCR=0;
DMA1_Channel2->CCR=0;
GPIOA->BSRR=GPIO_BSRR_BS_4;
}
SCB->SCR=0;
DMA1->IFCR=DMA_IFCR_CTCIF2;
DMA1_Channel3->CCR=0;
DMA1_Channel2->CCR=0;
GPIOA->BSRR=GPIO_BSRR_BS_4;
}
и сброс slave select (?) по DMA complete — явно неправильно, это слишком рано. в RM об этом тоже есть
u
и сброс slave select (?) по DMA complete — явно неправильно, это слишком рано. в RM об этом тоже есть
Так прерывание по приёму
u
Нет, просто порядок инициализации
Ясн. Это странно, но попробую.
T
uis
Так прерывание по приёму
обработчик один для обоих каналов
u
вот я о чем: RM0091 стр 769-770
1. Enable DMA Rx buffer in the RXDMAEN bit in the SPI_CR2 register, if DMA Rx is
used.
2. Enable DMA streams for Tx and Rx in DMA registers, if the streams are used.
3. Enable DMA Tx buffer in the TXDMAEN bit in the SPI_CR2 register, if DMA Tx is used.
4. Enable the SPI by setting the SPE bit.
1. Enable DMA Rx buffer in the RXDMAEN bit in the SPI_CR2 register, if DMA Rx is
used.
2. Enable DMA streams for Tx and Rx in DMA registers, if the streams are used.
3. Enable DMA Tx buffer in the TXDMAEN bit in the SPI_CR2 register, if DMA Tx is used.
4. Enable the SPI by setting the SPE bit.
Там STM32F0x1/STM32F0x2/STM32F0x8
u
На мой RM0360