Телеграмм чат группы proFpga страница 28

Посоветуйте как лучше мультиплексировать 38 клоков (Альтера)? Ну то есть, часть клоков приходит с улицы, часть формируется на кристалле, и все их надо уметь выдавать на улицу в одну ногу. Частота всех клоков 20МГц (некоторые из них получаются делением более высокого клока). Дерево ALTCLKCTRL это вариант?

источник

11:16пожаловаться #4

Michael Korobkov in FPGA technical questions

а просто сделать через примитиву oddr на входы котрой поданы 1 и 0

источник

11:20пожаловаться #5

Michael Korobkov in FPGA technical questions

а клоки через банальный мультиплексор програнть

источник

11:20пожаловаться #6

Michael Korobkov in FPGA technical questions

частота та маленькая

источник

11:20пожаловаться #7

P in FPGA technical questions

А я вот боюсь что если через обычный мультиплексор пускать, то потащит их не по тактовым цепям....

источник

11:21пожаловаться #8

Michael Korobkov in FPGA technical questions

А я вот боюсь что если через обычный мультиплексор пускать, то потащит их не по тактовым цепям....

ну да как бы

источник

11:21пожаловаться #9

Ilia Kalistru in FPGA technical questions

А торебования по джиттеру и пр.

источник

11:21пожаловаться #10

Michael Korobkov in FPGA technical questions

а какая разница? надо фазу сохнарить или што?

источник

11:21пожаловаться #11

P in FPGA technical questions

Хотя в принципе наверное это пофиг, т.к. мультиплексирование делается один раз при загрузке девайса и дальше все равно уходит на внешнюю плл

источник

11:22пожаловаться #12

Michael Korobkov in FPGA technical questions

ну такэе данные через оддр вытащить и все синхронно будет

источник

11:22пожаловаться #13

P in FPGA technical questions

пожалуй соглашусь, обычного мультиплексора вполне хватит

источник

11:22пожаловаться #14

Michael Korobkov in FPGA technical questions

источник

11:23пожаловаться #15

Ilia Kalistru in FPGA technical questions

Научили плохому )

источник

11:26пожаловаться #16

P in FPGA technical questions

Ilia Kalistru

А торебования по джиттеру и пр.

~+/-200ppm надо держать на выходе, чтобы внешняя пллка была в захвате

источник

11:26пожаловаться #17

P in FPGA technical questions

The IDT82V3012 capture range is equal to ±230 ppm minus the accuracy of the master clock (OSCi). For example, a 32 ppm master clock results in a capture range of 198 ppm.

источник

11:27пожаловаться #18

Ilia Kalistru in FPGA technical questions

Это стабильность.

источник

11:28пожаловаться #19

Ilia Kalistru in FPGA technical questions

С ней норм все будет

источник

11:28пожаловаться #20