Телеграмм чат группы accel

Note that even though the command help gives the option to breakout the ports individually, this won't actually work.  The options that work are 48x10g+4x40g or 64x10g.

The switch must be reloaded for the change to take effect.

https://www.cisco.com/c/en/us/support/docs/switches/nexus-3000-series-switches/200381-Nexus-3000-9000-Consolidated-Interface.html

Cisco

Nexus 3000/9000: Consolidated Interface Breakout configuration

Despite running similar code, the different varieties of Nexus 3000 and Nexus 9000 series switches have different commands for breaking out the 40G interfaces.?

источник

21:53пожаловаться #8

2020 June 02

Serhii Tomak in Accel-PPP

Roman Shevchenko

не будет работать

спасибо

источник

14:29пожаловаться #9

ЛЛ

Лентяй Лентяевич... in Accel-PPP

парни, привет

а была же тут у кого то трабла что тплинк не поспринимал ответ на продление и заного сессию поднимал каждый раз?

источник

14:35пожаловаться #10

Daniil Kharun in Accel-PPP

кто как решает проблему с RSS на 82599ES (X520) и QinQ?

источник

15:08пожаловаться #11

Dimka88 in Accel-PPP

Можно патчем или rps

источник

15:09пожаловаться #12

Dimka88 in Accel-PPP

Проще RPS, с патчем тоже работает отлично

источник

15:09пожаловаться #13

Sergey in Accel-PPP

я за rps. патч сегодня есть, завтра автор забьёт на новые вёдра

источник

15:09пожаловаться #14

Daniil Kharun in Accel-PPP

а есть ссылка на патч?

источник

15:09пожаловаться #15

Daniil Kharun in Accel-PPP

такой патч у меня не заработал

diff -rNPu ixgbe.orig/src/ixgbe_main.c ixgbe/src/ixgbe_main.c
--- ixgbe.orig/src/ixgbe_main.c 2019-10-21 15:34:00.000000000 +0300
+++ ixgbe/src/ixgbe_main.c      2020-04-19 23:18:43.692676160 +0300
@@ -3756,6 +3756,11 @@
                IXGBE_WRITE_REG(hw, IXGBE_DMATXCTL, dmatxctl);
        }

+        /* Enable Global Double VLAN */
+        dmatxctl = IXGBE_READ_REG(hw, IXGBE_DMATXCTL);
+        dmatxctl |= IXGBE_DMATXCTL_GDV;
+        IXGBE_WRITE_REG(hw, IXGBE_DMATXCTL, dmatxctl);
+
        /* Setup the HW Tx Head and Tail descriptor pointers */
        for (i = 0; i < adapter->num_tx_queues; i++)
                ixgbe_configure_tx_ring(adapter, adapter->tx_ring[i]);
@@ -6520,6 +6525,12 @@
        mod_timer(&adapter->service_timer, jiffies);

        ixgbe_clear_vf_stats_counters(adapter);
+
+        /* Set Extended VLAN bit */
+        ctrl_ext = IXGBE_READ_REG(hw, IXGBE_CTRL_EXT);
+        ctrl_ext |= IXGBE_CTRL_EXT_EXTENDED_VLAN;
+        IXGBE_WRITE_REG(hw, IXGBE_CTRL_EXT, ctrl_ext);
+
        /* Set PF Reset Done bit so PF/VF Mail Ops can work */
        ctrl_ext = IXGBE_READ_REG(hw, IXGBE_CTRL_EXT);
        ctrl_ext |= IXGBE_CTRL_EXT_PFRSTD;
diff -rNPu ixgbe.orig/src/ixgbe_type.h ixgbe/src/ixgbe_type.h
--- ixgbe.orig/src/ixgbe_type.h 2019-10-21 15:34:02.000000000 +0300
+++ ixgbe/src/ixgbe_type.h      2020-04-19 23:19:13.292849150 +0300
@@ -1451,6 +1451,7 @@
 #define IXGBE_CTRL_EXT_NS_DIS  0x00010000 /* No Snoop disable */
 #define IXGBE_CTRL_EXT_RO_DIS  0x00020000 /* Relaxed Ordering disable */
 #define IXGBE_CTRL_EXT_DRV_LOAD        0x10000000 /* Driver loaded bit for FW */
+#define IXGBE_CTRL_EXT_EXTENDED_VLAN   0x04000000 /* Extended VLAN bit */

 /* Direct Cache Access (DCA) definitions */
 #define IXGBE_DCA_CTRL_DCA_ENABLE      0x00000000 /* DCA Enable */