D
именно, сеть зигби дальше тянется. Родные в случае протечки добивали, но не пинговались, так что блок раз в пару дней начинал пищать что потерял их
Size: a a a
2020 May 27
D
когда приходит идея добавить гидролок в конце, то через перекрытие на другой этаж провода уже не затянешь, и особенно в месте установки датчика не выведешь
Х
А, тогда понятно! Я уже испугался, что есть опенжл, а я его пропустил))) openCV, там как то спорно, ну часть распараллеливается на плисах, ну работает, но все же программно... зачастую там линуксе и под ним openCV
Не, ну они какие-то части ускоряют, да это только для soc, хотя я думал полностью есть...
Х
Да, с плис хрень сейчас, есть встроенные арм, с хорошей частотой, а вот GPU нет... хотя бы mali+openGL... Не люблю я когда одним нажатием что то сгенерится, а потом не разберешь без бутылки как работает. Verilog - hardcore)))
Ну а зачем вам mali всякие, если можно всё самому оптимально ручками написать?
AY
Я сейчас мипс32 софт процессор использую, 100 мгц, 128кб озу, гонит поток данных 50-70мб/с по эзернету, так тоже был затык, пришлось все формирования эзернету пакета сделать на верилоге, включая контрольные суммы. В итоге фрагменртировное сообщение на 5к, идёт влет. Проц курит, занят только дисретчерскими задачами, переключает dma контроллеры. Тоже с нуля писал, т.к. на корках как то все громоздко)))